情報システム論

コンピュータシステムの基礎

学習内容

  • CPUの基本構成
  • CPUの構成要素とメモリの働き
  • CPUの基本動作

コンピュータシステム

  • 入力装置
  • コンピュータ
    • CPU*1
      • 中央演算処理装置
  • 出力装置
  • 外部記憶装置

CPU

  • 8086
    • 1983年
    • 4万トランジスタ
    • 16MHz
  • Pentium4
    • 1997年
    • 5,500万トランジスタ
    • 2.2GHz

ムーア*2の法則

  • 集積度が2年間で2倍になる
    • CPUパワーは1年半で2倍になる

CPUの基本構成

  • COMET II
  • プログラムレジスタ(PR)
  • インストラクションレジスタ(IR)
  • デコーダ
  • 汎用レジスタ(GR)
  • スタックポインタ(SP)
  • 算術論理演算回路(ALU)
  • フラグレジスタ(FR)
  • etc.
  • データ
  • 命令
  • プログラム
    • 命令の並び
  • ノイマン方式
    • CPUがメモリから命令を読み出し,その命令に従ってメモリにあるデータを処理する

フリップフロップ

  • ビット
    • O,1のどちらかの表現を与える単位
  • RSフリップフロップ
SR出力
00(直前の状態のまま)
101
010
11(入力禁止)

メモリ

  • 番地(アドレス)

プログラムレジスタとインストラクションレジスタ

  • PR
    • 次に実行すべき命令の番地を指し示す
  • IR
    • 命令を取り出してデコードするために置いておく

汎用レジスタ

  • データ処理を行うための作業場所
  • 指標レジスタとしても使用可

スタックポインタ

  • LIFOのスタック位置を指定する

フラグレジスタ

  • 演算結果の状態を保持する
  • オーバーフローフラグ(OF*3)
  • 符号フラグ(SF*4)
  • ゼロフラグ(ZF*5)
  • 割込みフラグ
  • キャリーフラグ

算術論理演算回路

  • ALU*6
  • 実際に演算を行う回路
x論理否定
01
10


xy論理和
000
011
101
111


xy論理積
000
010
100
111

そのほかの構成要素

  • デコーダ
  • 番地計算用加算器
  • ゲート回路

コンピュータの基本動作

  • ロード
    • メモリに実行すべきプログラムを格納すること
  • インストラクションフェッチ
    • 命令をメモリから読み出すこと
  • 可変長命令
    • 命令の長さが固定されていないもの
  • 固定長命令
    • 命令の長さが全て等しいもの
  • 実効番地
    • 実際に利用するメモリ番地

*1 Central Processing Unit
*2 Moore
*3 Overflow Flag
*4 Sign Flag
*5 Zero Flag
*6 Arithmetic Logic Unit

トップ   編集 凍結解除 差分 バックアップ 添付 複製 名前変更 リロード   新規 一覧 単語検索 最終更新   ヘルプ   最終更新のRSS
Last-modified: 2006-04-25 (火) 21:20:42 (4864d)